计算机组成原理作业2023/12/11

16位快速加法器

【设计原理】

十六位组间先行进位,组内先行进位快速加法器(即由4位扩展为16位)。
每4位的进位C1、C2、C3、C4是由CLA74128的上端接口连到4位快速加法器的进位输入端。

【设计思路】
首先是C0进入,第一个四位快速加法器,每一组输入4位宽的x与y在四位快速加法器中,经过三级门电路延迟,生成成组进位生成传递函数,G*P*,之后将他们传入到182当中,通过182(两级先行进位电路为2级门电路延迟)接收到的P和G函数判断是否进位来生成C进位函数,输出进位函数以后,传入到下一位的快速加法器当中,C加入到运算后,再通过四位快速加法器进行加法(3级门电路延迟),最终生成C进位和S和
【测试结果】

【总结】

所以总体经过3级+2级+3级共八级的门电路延迟

C4和C16的关系:C4和C16应该是相同的,但是由182生成的进位可以直接使用,不必通过4位快速加法器计算,所以在用做32位的快速加法器,直接使用182直接生成的就行。


评论

《 “计算机组成原理作业2023/12/11” 》 有 2 条评论

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注